當代的電路設計基本上都依靠硬體描述語言 (Hardware Description Language, HDL)。HDL 含有各種針對於硬體的特性，例如 massive concurrency、built-in determinism，以及 bit-level type。Verilog 和 VHDL 是最廣被使用的 HDL。

MyHDL 是一個把 Python 程式庫，允許工程師拿 Python 當作 HDL 來使用。這套工具的好處極大，能讓硬體設計者取用整個 Python 生態環境。MyHDL 直接受惠於 Python 的易用性、描述能力，以及廣泛的程式庫。MyHDL 也把諸如敏捷式開發一類新穎的技巧帶進硬體設計的世界。

這個演講會說明 MyHDL 程式庫的設計方式，包括由 generator 和 decorator 所模擬的 concurrency，和型別系統。講者也會以實際的業界專案展示 MyHDL 所帶來的優勢。